Thiết kế và thi công mạch quang báo dùng EPROM

Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
* CHỨC NĂNG CÁC KHỐI
- Dao động – tạo đòa chỉ: tạo ra xung vuông đưa vào bộ đếm để tạo đòa chỉ cho bộ giải
mã hiển thò (EPROM) đồng thời đưa các xung điều khiển đến bộ giải mã đòa chỉ.
- Giải mã đòa chỉ: nhận xung điều khiển từ bộ dao động – tạo đòa chỉ, từ đó đưa ra tín
hiệu cho phép cột LED nào trên bảng đèn (ma trận LED) được phép sáng. Tại mỗi
thời điểm chỉ đưa ra một xung cho phép duy nhất và chỉ có một cột LED tương ứng
với vò trí xung đó được phép sáng. Tín hiệu cho phép này được đưa đến hai bộ chốt
dữ liệu.
- Các bộ chốt dữ liệu (I), (II): nhận dữ liệu ở ngõ vào từ bộ giải mã đòa chỉ, nhận tín
hiệu cho phép từ bộ giải mã màu. Hai bộ chốt này có ngõ vào điều khiển đảo nhau
nên tại mỗi thời điểm chỉ có một bộ chốt được phép xuất dữ liệu. Quy đònh: bộ chốt
(I) ứng với các cột LED xanh, bộ chốt (II) ứng với các cột LED đỏ.
- Các bộ đệm ngõ ra (cột, hàng): cách li tải và các mạch ở trước nó. Bộ đệm cũng có
tác dụng làm tăng dòng điện ở ngõ ra.
- Các bộ thúc công suất (cột, hàng): khuếch đại dòng điện, bảo đảm cung cấp đủ dòng
điện cho các mạch ở phía sau nó và không làm quá dòng của các mạch phía trước nó.
- Giải mã hiển thò (EPROM): nhận đòa chỉ từ bộ dao động – tạo đòa chỉ, đưa dữ liệu ra
để hiển thò trên bảng đèn đồng thời đưa tín hiệu điều khiển đến bộ điều khiển màu.
- Bộ điều khiển màu: nhận tín hiệu từ EPROM và từ đó đưa ra tín hiệu cho phép bộ
chốt nào làm việc, bộ chốt nào ngưng làm việc.
- Bảng đèn (ma trận LED): nhận đồng thời hai tín hiệu từ các bộ thúc hàng và cột để từ
đó cho phép LED nào trên bảng được phép sáng, LED nào không được phép sáng.
- Khối nguồn: bảo đảm cung cấp đủ dòng cho toàn bộ mạch nhưng bản thân nó không
bò quá dòng.
Svth: Vương Kiến Hưng 5
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
CHƯƠNG 2 : GIỚI THIỆU CÁC IC SỐ LIÊN QUAN ĐẾN
MẠCH ĐIỆN
I. IC 4060:
IC 4060 là một bộ đếm/bộ chia (Counter/Divider) nhò phân không đồng bộ với 14
tầng Flip-Flop. Mạch dao động của nó gồm 3 chân được nối ra ngoài là: RS, R
TC
, C
TC
; tất
cả các ngõ ra (10 ngõ ra từ O
3
~O
9
, O
11
~O
13
) đều được đệm sẵn từ bên trong trước khi đưa
ra ngoài. Quan trọng hơn hết là chân Master Reset (MR) dùng để cấm mạch dao động
làm việc và reset mạch đếm. Khi chân MR ở mức logic cao, nó sẽ reset mạch đếm làm
tất cả các ngõ ra của bộ đếm đều ở mức logic thấp, việc reset này hoàn toàn độc lập với
các ngõ vào khác (bất chấp trạng thái logic ở các ngõ vào còn lại).
IC 4060 có sơ đồ chân và sơ đồ chức năng như sau:

SƠ ĐỒ CHỨC NĂNG CỦA IC 4060
SƠ ĐỒ CHÂN IC 4060
Chức năng các chân như sau:
V
DD
, V
SS
: cung cấp nguồn cho IC (ở mạch này V
DD
được nối đến +5V, V
SS
nối đến
0V).
MR: master reset, dùng khóa mạch dao động bên trong IC và reset các bộ đếm.
Khi chân này tác động thì tất cả các ngõ ra của IC đều bò kéo về mức logic thấp.
RS: clock input/oscillator pin, chân này có hai chức năng: khi dùng mạch dao
động từ bên ngoài IC thì nó có nhiệm vụ nhận xung, khi dùng mạch dao động bên trong
IC thì nó là một thành phần của mạch dao động (kết hợp với các chân R
TC
, C
TC
).
Svth: Vương Kiến Hưng 6
14 – STAGE BINARY COUNTER
O
3
O
4
O
5
O
6
O
7
O
8
O
9
O
11
O
12
O
13
CP
C
D
R
TC
C
TC
RS
MR
7 5 4 6 14 13 15 1 2 3
11
12
10
9
16
1 2 3
4
5
6
7
8
15
14
13
12
11
9
10
V
DD
V
SS
O
11
O
5
O
13
O
12
O
4
O
6
O
3
O
9
O
7
O
8
MR
RS
R
TC
C
TC
4060
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
R
TC
: oscillator pin, chân tạo dao động (kết hợp với các chân khác). Khi dùng mạch
dao động R-C thì một đầu điện trở được nối với chân này.
C
TC
: external capacitor connection, chân tạo dao động (kết hợp với các chân
khác). Khi IC 4060 dao động với mạch R-C (dùng dao động bên trong IC) thì chân này
được nối với một đầu của tụ điện.
O
3
- O
9
, O
11
- O
13
: counter outputs, các ngõ ra của IC. Các ngõ ra này không liên
tục mà bò nhảy cấp hai lần: ngõ ra đầu tiên của nó là O
3
chứ không phải O
0
(nhảy bỏ 3
tầng Flip-Flop đầu tiên, không đưa các tầng này ra ngoài), ngõ ra từ O
9
rồi đến O
11
(không có chân O
10
).
Sơ đồ mô tả hoạt động bên trong của 4060 được vẽ như sau:
Do xung Ck khi lấy ra ở ngõ ra đầu tiên (O
3
) của IC 4060 thì đã được chia qua 3
tầng Flip-Flop một cách tự động nên giản đồ thời gian ở đây chỉ vẽ bắt đầu khi có xung
Ck thứ 3 tác động vào IC.
Giản đồ thời gian của IC 4060 như sau:
Svth: Vương Kiến Hưng 7
CP
FF4
FF10
FF12
FF14
O
C
D
FF1
MR
O
3
O
9
O
11
O
13
C
TC
R
TC
RS
Ck
MR
O
3
O
4
O
12
O
13
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Cấu trúc các phần tử trong mạch dao động của 4060 cho phép thiết kế mạch dao
động hoặc làm việc với tụ-điện trở (mạch dao động R-C) hoặc làm việc với thạch anh.
Ngoài ra, ta cũng có thể thay thế mạch dao động bên trong bằng một tín hiệu xung đồng
hồ từ bên ngoài đưa vào chân RS, khi dùng xung Ck từ bên ngoài thì bộ đếm sẽ hoạt
động khi có cạnh xuống của xung tác động.
* Mạch dao động của 4060 khi dùng tụ-điện trở được ráp như sau:
Giải thích nguyên lý hoạt động: đây là loại mạch dao động của CMOS. Mạch chỉ
dao động được khi chân MR ở mức cao (chỉ đúng với hình vẽ này, ở cacù hình trên thì
chân MR tác động ở mức cao). Nếu chân MR ở mức thấp thì ngõ ra của cổng NAND sẽ
bò khóa chết ở mức logic [1] nên mạch không dao động được. Khi chân MR ở mức logic
[1] thì cổng NAND sẽ hoạt động như một cổng NOT. Ta nhận thấy trạng thái logic tại
điểm 2 và 3 luôn luôn ngược nhau (ngõ vào và ra của cổng NOT). Tần số dao động của
mạch này phụ thuộc vào trò số của tụ và điện trở.
Bây giờ, giả sử ngõ vào 1 ở mức logic [0] thì ngõ ra 2 của cổng NAND (đồng thời
là ngõ vào của cổng NOT) ở mức logic [1], ngõ ra 3 của cổng NOT sẽ ở mức logic [0].
Lúc này tụ C
t
sẽ nạp điện qua R
t
theo đường như sau: dòng điện từ cực dương của nguồn
→ ngõ ra cổng NAND → R
t
→ C
t
→ vào cổng NOT → cực âm của nguồn.
Khi tụ C
t
nạp đến giá trò > V
T
một chút (V
T
: điện thế mà tại đó trạng thái logic
chuyển từ thấp lên cao) thì ngõ vào của cổng NAND sẽ chuyển lên mức logic [1], ngõ ra
của nó sẽ thành mức logic [0] và làm cho ngõ ra của cổng NOT trở thành mức logic [1].
Do có sự thay đổi mức logic tại hai điểm 2 và 3 nên tụ C
t
sẽ xả điện (cũng qua điện trở
R
t
). Khi C
t
xả thì điện thế tại ngõ vào cổng NAND (V
1
) giảm dần, khi V
1
giảm đến giá trò
< V
T
một chút thì ngõ ra cổng NAND sẽ chuyển lên trạng thái logic [1] và ngõ ra cổng
NOT sẽ về lại mức logic [0]. Lúc này trạng thái logic tại các điểm 1, 2, 3 lại trở về trạng
thái ban đầu và tụ C
t
lại tiếp tục nạp điện, bắt đầu lại quá trình nạp-xả kế tiếp. Và cứ
như thế tiếp tục mãi mãi, ta sẽ có được mạch dao động tạo xung vuông với tần số phụ
thuộc giá trò R
t
, C
t
và được tính theo công thức sau:
f =
với : Ct ≥ 100pF
10KΩ ≤ Rt ≤ 1MΩ
Svth: Vương Kiến Hưng 8
C
t
R
t
3,2
1
M R \
RC R t C t
1
2 3
R t < < R
R . C < < R t . C t
V ơ ùi

Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
* Mạch dao động 4060 dùng thạch anh được ráp như sau:
Mạch này có tần số dao động là tần số riêng của thạch anh, điện trở R
2
dùng giới
hạn dòng điện qua IC. Tụ biến dung C
1
dùng lọc bớt tần số cộng hưởng hưởng của thạch
anh (do thạch anh vừa có dao động cộng hưởng nối tiếp, vừa có cộng hưởng song song)
II.IC 4040:
IC 4040 là bộ đếm nhò phân không đồng bộ gồm 12 tầng Flip-Flop, cả 12 ngõ ra
này (O
0
~O
11
) đều đã được đệm trước khi đưa ra ngoài.
Chân MR (Master Reset) tác động ở mức cao, khi MR tác động thì toàn bộ các
ngõ ra của IC bò kéo xuống mức thấp bất chấp trạng thái của chân CP lúc đó.
IC 4040 thường được dùng làm bộ chia tần số, được sử dụng trong các mạch làm
trễ hoặc để điều khiển sự hoạt động của các bộ đếm khác.
IC 4040 có sơ đồ chân và sơ đồ cấu tạo bên trong như sau:
SƠ ĐỒ NỘI BỘ CỦA IC 4040
SƠ ĐỒ CHÂN IC 4040
Svth: Vương Kiến Hưng 9
M R \
1 1
1 0
C 2C 1
R 2
R b i a s
1 0 0 K t o 1 M

16
1 2 3
4
5
6
7
8
15
14
13
12
11
9
10
V
DD
V
SS
O
11
O
6
O
4
O
5
O
3
O
2
O
1
O
10
O
9
O
7
O
8
MR
CP\
O
0
4040
10
C
D
MR
CP\
T
O
0
O
1
O
2
O
3
O
4
O
5
O
6
O
7
O
8
O
9
O
10
O
11
11
9 7 6 5 3 2 4 13 12 14 15 1
12 – STAGE COUNTER
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Chức năng các chân của IC 4060 như sau:
V
DD
, V
SS
: hai chân cấp nguồn của IC. V
DD
nối với nguồn dương, V
SS
nối với nguồn
âm. Ở mạch này V
DD
được nối đến +5V, V
SS
được nối với mass (0V).
CP: clock input, chân nhận xung của IC. Để IC hoạt động được thì phải có xung
đưa vào nó (vì bộ đếm thực chất là các bộ chia tần số nên bắt buộc phải có tần số ngõ
vào mới lấy được tần số cần chia ở ngõ ra). IC 4040 hoạt động với cạnh xuống của xung
tác động: khi xung đưa vào IC chuyển từ trạng thái logic cao về trạng thái logic thấp thì
bộ đếm sẽ đếm lên một xung (hoặc tần số ở ngõ ra được chia đôi thêm một lần nữa).
MR: master reset input, chân này dùng để reset IC, tác động ở mức cao. Khi chân
MR được đưa lên mức logic cao thì IC 4040 bò reset làm toàn bộ các ngõ ra của nó bò kéo
xuống mức logic thấp.
O
0
~ O
11
: parallel outputs, các ngõ ra song song của IC. Không như IC 4060, các
ngõ ra của IC 4040 được lấy ra một cách liên tục (không nhảy cấp), điều này sẽ tạo điều
kiện thuận lợi cho người thiết kế mạch khi sử dụng nó.
IC 4040 có sơ đồ mô tả hoạt động bên trong như sau:
IC 4040 có giản đồ thời gian như sau:
Svth: Vương Kiến Hưng 10
CP
FF2 FF12
O
C
D
FF1
MR
O
0
O
1
O
11
CP
O
SƠ ĐỒ MÔ TẢ HOẠT ĐỘNG BÊN TRONG CỦA IC 4040
Ck
MR
O
0
O
1
O
10
O
11
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
III. IC 74164:
* Giới thiệu IC 74164:
IC 74164 là một thanh ghi dòch 8 bit vào nối tiếp-ra song song (Serial-in Parallel-
out), làm việc được ở tần số cao nhờ sử dụng Diode Schottky bên trong. Dữ liệu nối tiếp
được nhập vào thông qua cổng AND 2 ngõ vào, việc nhập này đồng bộ với cạnh lên xung
Ck.
Chân Clear (Clr) tác động không đồng bộ với xung Ck, khi chân này tác động thì
thanh ghi dòch sẽ bò xóa, tất cả các ngõ ra của nó sẽ bò kéo xuống mức thấp.
Về mặt giao tiếp với các IC khác thì IC 74164 được chế tạo để tương thích hoàn
toàn với các IC thuộc họ TTL (của hãng Motorola).
IC 74164 có sơ đồ chân, sơ đồ nội bộ như sau:
Chức năng các chân của IC 74164 như sau:
V
CC
, GND: dùng cấp nguồn cho IC hoạt động. V
CC
được nối đến cực dương của
nguồn (+5V do là IC họ TTL), GND được nối đến cực âm của nguồn (0V). Đối với các
IC số thuộc họ TTL thì đòi hỏi phải có nguồn cung cấp chính xác (5V± 5%).
A, B: ngõ vào dữ liệu nối tiếp của IC 74164, đây là hai ngõ vào của một cổng
AND 2 ngõ vào. Dữ liệu muốn đến được Flip-Flop đầu tiên để bắt đầu quá trình ghi dòch
thì phải qua cổng AND 2 ngõ vào này.
Clk: chân nhận xung clock (tác động cạnh lên). Dữ liệu ở hai ngõ vào A, B được
đưa đến ngõ ra (đồng thời dữ liệu ở các ngõ ra còn lại dòch phải một bit) đồng bộ với
xung đưa vào chân này. Điều này có nghóa là IC sẽ thực hiện việc ghi dòch mỗi khi có
cạnh lên xung clock tác động.
Clr: chân reset IC, chân này tác động ở mức thấp. Khi chân Clr ở mức logic cao
thì IC được phép hoạt động bình thường (ghi dòch), nhưng khi chân này được đưa xuống
mức logic thấp thì IC bò reset ngay lập tức: tất cả các ngõ ra của nó đều bò kéo xuống
mức logic thấp. Việc reset này không đồng bộ với xung clock đưa vào IC, nghóa là ở bất
kỳ trạng thái nào của xung clock (dù đang ở mức logic cao hay thấp hoặc đang chuyển
trạng thái) ta đều thực hiện được việc reset IC bằng cách hạ chân Clr này xuống mức
thấp.
Svth: Vương Kiến Hưng 11
1 2 3
4
5
6
7
8
14
13
12
11 910
V
CC
GND
A
Q
B
Q
A
B
Q
C
Q
D
Q
H
Q
G
Q
F
Q
E
Clr
Clk
74164
SƠ ĐỒ CHÂN IC 74164
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Q
A
~ Q
H
: các ngõ ra song song của IC. Các ngõ này có thể được lấy ra cùng lúc
hoặc từng ngõ tuỳ vào yêu cầu của người sử dụng.
Sơ đồ nội bộ của IC 74164 như sau:
IC 74164 có bảng các trạng thái hoạt động như sau:
OPERATING
MODE
INPUTS OUTPUTS
Clr A B Q
A
Q
B
– Q
H
Reset (Clear) L x x L L – L
Shift
H
H
H
H
l l
l h
h l
h h
L
L
L
H
q
A
- q
G
q
A
- q
G
q
A
- q
G
q
A
- q
G
L (l): LOW Voltage Levels.
H(h): HIGH Voltage Levels.
x: Don’t Care.
q
n
: biểu thò cho trạng thái logic tại ngõ ra thứ n của IC (n: A ~ H).
* Nguyên tắc hoạt động của IC 74164:
Nguyên tắc hoạt động của IC được giải thích như sau: khi có cạnh lên xung Ck
đầu tiên tác động vào chân Clk thì dữ liệu ở ngõ vào (A, B) sẽ được dòch đến ngõ ra đầu
tiên Q
A
, trạng thái logic của tất cả các ngõ ra khác không thay đổi.
Khi xung Ck thứ hai tác động thì dữ liệu từ ngõ ra đầu tiên Q
A
sẽ dòch đến ngõ ra
thứ hai Q
B
, dữ liệu từ ngõ vào được dòch đến ngõ ra đầu tiên, trạng thái logic của tất cả
các ngõ ra còn lại không đổi.
Svth: Vương Kiến Hưng 12
A
B
Clk
Clr
D
Q
C
D
Q
A
D Q
C
D
C
D
D Q
Q
B
Q
H
SƠ ĐỒ MÔ TẢ HOẠT ĐỘNG BÊN
TRONG CỦA IC 74164
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
Cứ tương tự như thế cho đến khi xung thứ 8 tác động thì dữ liệu đầu tiên đã được
dòch đến ngõ ra cuối cùng Q
H
. Dữ liệu ở ngõ vào dòch đến ngõ ra Q
A
, dữ liệu từ Q
A
dòch
sang Q
B
,… Như vậy dữ liệu đưa vào nối tiếp đã được lấy ra song song ở cả 8 ngõ ra sau 8
xung Ck tác động.
Khi có xung thứ 9 tác động thì dữ liệu từ ngõ vào sẽ được chuyển đến ngõ ra đầu
tiên, trạng thái logic ở các ngõ ra khác sẽ được dòch phải một bit (như hình vẽ), trạng thái
logic ở ngõ ra cuối cùng sẽ tự động biến mất.
IV. IC 74138:
* Giới thiệu IC 74138:
IC 74138 là loại IC dùng giải mã/giải đa hợp (Decoder/Demultiplexer) làm việc
được với tần số cao, nó đặc biệt thích hợp khi dùng làm bộ giải mã đòa chỉ tác động vào
chân chọn IC (Chip Select) của các IC nhớ lưỡng cực.
IC 74138 có sơ đồ chân như sau:
SƠ ĐỒ CHÂN IC 74138
Chức năng các chân của IC 74138:
V
CC
, GND: dùng cấp nguồn cho IC hoạt động. V
CC
được nối đến cực dương của
nguồn (+5V do là IC họ TTL), GND được nối đến cực âm của nguồn (0V).
A
0
, A
1
, A
2
: các ngõ vào chọn trạng thái ngõ ra (có thể coi như đây là các đường
đòa chỉ của IC 74138). Tổ hợp trạng thái logic của 3 ngõ vào này ta sẽ được 8 trạng thái
logic khác nhau ở 8 ngõ ra của IC (2
3
= 8).
E1, E2, E3: 3 ngõ vào điều khiển IC. IC chỉ được phép hoạt động bình thường khi
cả 3 chân này đều ở mức logic cho phép IC hoạt động (cụ thể là E1, E2 ở mức logic thấp,
E3 ở mức logic cao). Chỉ cần 1 trong 3 chân này ở mức logic không phù hợp thì IC sẽ bò
cấm ngay lập tức (tất cả các ngõ ra đều ở mức logic cao) bất chấp trạng thái ở các ngõ
vào còn lại.
O
0
– O
7
: các ngõ ra của IC. Tùy thuộc vào trạng thái của các đường đòa chỉ mà ta
có trạng thái ở ngõ ra tương ứng. Khi IC đang hoạt động bình thường (cả 3 chân điều
khiển đều ở mức logic cho phép) thì tại một thời điểm nhất đònh chỉ có một ngõ ra duy
nhất được ở mức logic thấp, tất cả các ngõ còn lại đều phải ở mức logic cao.
Svth: Vương Kiến Hưng 13
16
1 2 3
4
5
6
7
8
15
14
13
12
11
9
10
V
CC
GND
A
0
E
1
\
A
2
A
1
E
2
\
E
3
O
7
\
O
0
\
O
1
\ O
2
\
O
3
\ O
4
\
O
5
\
O
6
\
74138
Đồ án tốt nghiệp Gvhd: Nguyễn Phương Quang
IC 74138 có sơ đồ mô tả hoạt động bên trong như sau:
Bảng trạng thái của IC 74138:
INPUTS OUTPUTS
E1\ E2\ E3 A
0
A
1
A
2
O
0
\ O
1
\ O
2
\ O
3
\ O
4
\ O
5
\ O
6
\ O
7
\
H
X
X
L
L
L
L
L
L
L
L
x
H
x
L
L
L
L
L
L
L
L
X
x
L
H
H
H
H
H
H
H
H
x
x
x
L
H
L
H
L
H
L
H
x
x
x
L
L
H
H
L
L
H
H
x
x
x
L
L
L
L
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
L
H: HIGH Voltage Level.
Svth: Vương Kiến Hưng 14
A
0
A
1
A
2
E1\ E2\ E3
O
6
O
7
O
5
O
4
O
3
O
2
O
1
O
0

Xem chi tiết: Thiết kế và thi công mạch quang báo dùng EPROM